Средства отладки среды проектирования Quartus

Описание курса
‍Поскольку FPGA проекты становятся все сложнее и сложнее, большую часть времени при разработке занимает процесс верификации дизайна. Данный курс посвящен различным средствам отладки, входящим в состав ПО Intel Quartus Prime и демонстрируются эффективные способы отладки FPGA дизайна, помогающие снизить общее время разработки проекта. На занятиях обсуждаются такие средства отладки, как: встраиваемый логический анализатор (ELA) SignalTap II, SignalProbe, In-System Sources & Probes, Logic Analyzer Interface, System Console, Chip Planner и другие. На практических занятиях выполняются задания по отладке реальных проектов с использованием средств отладки, основное внимание уделяется встраиваемому логическому анализатору SignalTap II.

Уровень сложности
‍Средний

Продолжительность
‍1 день

По завершении курса сможете
• Выполнять отладку проектов в системе с использованием встраиваемого логического анализатора SignalTap II
• Быстро выводить внутренние сигналы на свободные контакты ввода/вывода без выполнения полной рекомпиляции с помощью инкрементной трассировки SignalProbe
• Просматривать и редактировать содержимое встроенной памяти с помощью In-System Memory Content Editor
• Просматривать результаты компиляции и вводить мелкие изменения с помощью Chip Planner
• Подключать внутренние сигналы к внешнему логическому анализатору с помощью Logic Analyzer Interface
• Отлаживать систему Qsys с помощью System Console

Необходимые навыки
Прохождение курса «Среда проектирования Intel Quartus Prime: Основы проектирования», либо практические навыки работы с ПО Quartus

Курсы, которые рекомендуется освоить предварительно
Среда проектирования Intel Quartus Prime: Основы проектирования

По завершении данного курса рекомендуется освоить следующие курсы
Частичная реконфигурация с Intel FPGA