Среда проектирования Intel Quartus Prime: Временной анализ и временной анализатор

Записаться на обучение

Описание курса

Узнаете, как задавать временные ограничения и анализировать проект для обеспечения временных характеристик при использовании временного анализатора в среде проектирования Intel Quartus Prime. Курс включает изучение временных параметров, запись файлов ограничений в формате Synopsys Design Constraint (SDC), генерацию различных временных отчетов во временном анализаторе и применение полученных знаний в проектах на FPGA. В процессе изучения базовых требований, позволяющих обеспечить выполнение необходимых временных характеристик, узнаете, каким образом временной анализатор облегчает создание временных ограничений.

Уровень сложности

Средний

Продолжительность

1 день

По завершении курса сможете

Понимать методологию временного анализа
Использовать базовые и сложные временные ограничения в FPGA проекте
Анализировать временные характеристики FPGA дизайна
Создавать и изменять SDC файлы для анализа и управления процессом компиляции в Intel Quartus Prime

Необходимые навыки

Прохождение курса «Среда проектирования Intel Quartus Prime: Основы проектирования», либо иметь практические навыки работы со средой проектирования Intel Quartus

Структура курса

Основы временного анализа
Основы инструмента Timing Analyzer
Упражнение 1: Введение в инструменты Timing Analyzer
Отчеты Timing Analyzer
Ограничения на тактовые сигналы
Упражнение 2: Ограничения на тактовые сигналы
Ограничения на входные/выходные пути для интерфейса System Synchronous
Упражнение 3: Ограничения на входные/выходные пути
Ограничения на асинхронные сигналы
Временные исключения:
- Исключение False path
- Исключение Multicycle path
Упражнение 4: Временные исключения и анализ

Курсы, которые рекомендуется освоить предварительно

Среда проектирования Intel Quartus Prime: Основы проектирования

По завершении данного курса рекомендуется освоить следующие курсы

Расширенный временной анализ в Timing Analizer