25 990 ₽
Описание курса
В курсе изучаются особенности настройки среды проектирования Pro Edition, которые помогут планировать, имплементировать и достигать требуемого быстродействия проектов для Intel Arria 10 и Stratix 10 FPGA. Узнаете, как перенести проект из Standard Edition в Pro Edition, или как спланировать новый проект с самого начала с помощью Interface Planner. Познакомитесь, как задействовать достоинства новых этапов маршрута компиляции и инкрементной оптимизации для ускорения процесса имплементации дизайна. Научитесь использовать методологию проектирования Block-Based Design для упрощения командной работы и использовать все преимущества частичной реконфигурации. Кроме того, будут рассмотрены новые функции статического временного анализа, включая CDC Viewer (визуализатор передачи сигналов между тактовыми доменами). Особое внимание уделяется использованию скриптов как в процессе курса, так и в лабораторных работах.
Уровень сложности
Средний
Продолжительность
1 день
По завершении курса сможете
• Планировать дизайн с использованием инструментов Interface Planner и Logic Lock regions
• Использовать этапы инкрементной оптимизации, такие как физический синтез после размещения и трассировки для повышения производительности
• Уметь описывать этапы проектирования, необходимые для выполнения частичной реконфигурации
• Разбираться во временных отчетах Pro Edition
• Оценивать схемы пересинхронизации с помощью CDC Viewer
• Знать команды и скрипты Tcl, доступные в Pro Edition и уметь их использовать
Необходимые навыки
• Быть знакомым со средой проектирования Quartus Prime базовых конфигураций
• Понимать синтезируемые структуры Verilog или VHDL
• Понимать концепции временных ограничений
Структура курса
• Сравнение свойств и миграция: версия Standard против Pro
• Планирование дизайна на раннем этапе используя Interface Planner
• Упражнение 1. Миграция дизайна и выполнение раннего планирования
• Имплементация дизайна с инкрементной оптимизацией и блочный дизайн
• Упражнение 2. Применение методологии блочного дизайна
• Временной анализ с Timing Analyzer
• Упражнение 3. Проверка новых свойств Timing Analyzer
• Скрипты и автоматизация процесса проектирования
• Упражнение 4. Скрипты и автоматизация
Курсы, которые рекомендуется освоить предварительно
• Среда разработки Intel Quartus Prime: Основы проектирования
По завершении данного курса рекомендуется освоить следующий курс
• Частичная реконфигурация с Intel FPGA
Связанные курсы
• Ниже приведены курсы, которые, возможно, вас заинтересуют:
• Среда проектирования Intel Quartus Prime: Временной анализ и временной анализатор