Расширенные методы проектирования на Verilog HDL

Описание курса
‍Изучаются техники эффективного кодирования синтезируемого кода Verilog для программируемой логики (FPGA или CPLD). Хотя рассматриваемые концепции касаются, главным образом, устройств Intel FPGA использующих среду проектирования Quartus, многие из них применимы и к другим устройствам и средствам синтеза. Приобретаются навыки поведенческого и структурного кодирования на примерах описания функции общей логики, таких как: регистры, память и арифметические функции. Научитесь использовать конструкции Verilog для параметризации проектов, увеличения их гибкости и используемости. Дается введение в тестовые модули (testbenches) и конструкции Verilog, используемые в них.

Уровень сложности
‍Средний

‍Продолжительность
‍1 день

По завершении курса сможете
• Реализовывать синтезируемый регистровый и комбинаторный RTL код
• Разрабатывать конечный автомат с использованием разных схем кодирования
• Разрабатывать простой тестовый модуль (testbench) для верификации
• Использовать инструменты Quartus для синтеза кода и проверки результатов
• Запускать функциональное моделирование в ModelSim

Необходимые навыки
• Прохождение курса «Введение в Verilog HDL», либо иметь соответствующие знания и уметь пользоваться языком описания аппаратных средств Verilog
• Навыки в разработке цифровых логических схем
• Понимать процессы синтеза и симуляции

Курсы, которые рекомендуется освоить предварительно
‍Введение в Verilog HDL

По завершении данного курса рекомендуется освоить следующие курсы
Частичная реконфигурация с Arria 10 FPGA