Практический семинар по оптимизации Intel Hyperflex FPGA

Описание курса
Данный практический семинар базируется на инструментах и техниках, изучаемых в рамках учебных курсов «Оптимизация по быстродействию Intel Stratix 10 FPGA с архитектурой HyperFlex» и «Дополнительные методы оптимизации по быстродействию Intel Stratix 10 FPGA с архитектурой HyperFlex». На семинаре создается среда, позволяющая разработчикам проектов FPGA оттачивать навыки в техниках оптимизации на тестовых проектах. 90% времени курса – это практические занятия, и только 10% - лекции.

Уровень сложности
‍Сложный

Продолжительность
‍1 день

По завершении курса сможете
• Использовать отчеты Fast Forward Compile для принятия решений по технике оптимизации проектов на архитектуре Intel Hyperflex
• Увеличить тактовую частоту проекта, используя рекомендации по использованию архитектуры Intel Hyperflex

Необходимые навыки
• Опыт HDL кодирования
• Знакомство с архитектурой Intel Stratix 10 FPGA Hyperflex
• Прохождение курсов «Оптимизация по быстродействию Intel Stratix 10 FPGA с архитектурой HyperFlex» и «Дополнительные методы оптимизации по быстродействию Intel Stratix 10 FPGA с архитектурой HyperFlex»

Курсы, которые рекомендуется освоить предварительно
• Оптимизация по быстродействию Intel Stratix 10 FPGA с архитектурой HyperFlex
• Дополнительные методы оптимизации по быстродействию Intel Stratix 10 FPGA с архитектурой HyperFlex
• Среда проектирования Intel Quartus Prime: Временной анализ и временной анализатор
• Среда проектирования Intel Quartus Prime: Основы проектирования
• Достижение временных параметров со средой проектирования Intel Quartus Prime Pro