Построение интерфейсов на высокоскоростных трансиверах Arria 10

Записаться на обучение

Описание курса

На занятиях данного курса узнаете, каким образом сконфигурировать высокоскоростные гигабитные интерфейсы на основе встроенных трансиверов семейства Arria 10. Получите представление об архитектуре трансивера и узнаете, как его сконфигурировать для поддержки различных высокоскоростных протоколов. Научитесь оптимизировать и отлаживать как цифровую, так и аналоговую составляющие трансивера. Узнаете об интерфейсе реконфигурации трансивера, что позволит использовать динамическую настройку трансивера для повышения гибкости дизайна. И наконец, узнаете, как создать приложение и управляющую логику для эффективного управления ресурсами трансивера Arria 10.

Уровень сложности

Средний

Продолжительность

1 день

По завершении курса сможете

Реализовывать высокоскоростные последовательные протоколы на 20-nm встроенном трансивере Arria
Симулировать работу трансивера с помощью сгенерированного командного файла
Улучшать применимость трансивера, избежать стандартных ошибок, учитывая архитектурные особенности устройства
Оптимизировать настройки аналоговой части для улучшения характеристик канала с помощью инструментов Optimize Altera
Применять реконфигурирование трансивера для динамического изменения поведения трансивера в системе

Необходимые навыки

Знакомство с маршрутом проектирования на FPGA
Знакомство со средой проектирования Quartus Prime Pro
Знакомство с архитектурой FPGA
Желательно знакомство с высокоскоростными интерфейсами и протоколами передачи данных

Структура курса

Введение
Создание проекта с трансивером:
- Архитектура трансивера Arria 10: Конфигурация PHY IP Core, Упражнение 1: Конфигурация PHY IP Core, Рекомендации по проектированию
- Тактирование
- Распределение каналов
- Объединение
- Планирование управление сбросом
- Отладка
- Версии PHY IP
- Рекомендации по подключению контактов
Реконфигурация трансивера:
- Введение
- Выполнение реконфигурации трансивера
- Примеры реконфигурации: калибровка, реконфигурация PMA, обзор реконфигурации канала и PLL
- Упражнение 2: Реализация рекомендаций при проектировании трансивера