Построение интерфейса PCI Express на FPGA

Записаться на обучение

Описание курса

Начинаете или находитесь в процессе разработки проекта, в котором используется один или несколько интерфейсов PCI Express? Есть вопросы, касающиеся использования каналов PCIe? Если это так, то данный курс для вас. Начнем с обзора протокола PCI Express. Отсюда перейдем к изучению маршрута проектирования каналов PCI Express на основе аппаратных IP блоков , поддерживаемых Cyclone V, Arria V, Stratix V и Arria 10 FPGA, с использованием инструмента системного проектирования Qsys. Сможете понять, каким образом отлаживать и тестировать каналы PCIe, как путем моделирования, так и с помощью логического анализатора. Узнаете расширенные возможности устройства, которые позволят повысить гибкость и совместимость PCI Express проекта. К концу занятий сможете конфигурировать, моделировать и отлаживать интерфейсы PCIe.

Уровень сложности

Сложный

Продолжительность

1 день

По завершении курса сможете

Описывать свойства и функциональность аппаратных блоков PCI Express
Создавать решения PCI Express для FPGA с помощью инструмента Qsys
Генерировать testbench для моделирования PCI Express на основе Hard IP и затем модифицировать testbench для выполнения пользовательских тестов
Отлаживать каналы PCIe с помощью инструментов отладки Intel FPGA

Необходимые навыки

Желательно иметь некоторое представление о спецификации протокола PCI Express
Знакомство с архитектурой высокоскоростного трансивера
Знакомство с маршрутом проектирования FPGA
Знакомство со средой проектирования Quartus
Желательно иметь некоторое представление об инструменте разработки Qsys

Структура курса

Обзор архитектуры PCI Express
Конфигурация аппаратного IP PCI Express
Упражнение 1: Конфигурация PCIe Endpoint в Qsys
Частичная реконфигурация
Моделирование аппаратного IP PCI Express
Упражнение 2: Моделирование PCIe Endpoint используя Intel FPGA BFM
Отладка аппаратного IP PCI Express
Упражнение 3: Использование инструментов отладки Intel FPGA для аппаратного IP PCI Express

Курсы, которые рекомендуется освоить предварительно

Построение интерфейсов на высокоскоростных трансиверах Arria 10
Среда проектирования Intel Quartus Prime: Основы проектирования