25 990 ₽
Описание курса
Изучается маршрут проектирования в среде Simulink для реализации высокоскоростных проектов DSP. Данный курс сфокусирован на практической разработке высокооптимизированных алгоритмов DSP с помощью набора IP блоков инструмента DSP Builder, который представляет собой интерфейс между средой проектирования Intel Quartus Prime и инструментами MATLAB & Simulink компании MathWorks. На занятиях создается и анализируется алгоритм DSP с помощью инструмента DSP Builder. Узнаете, как оценивать компромиссы между архитектурой и производительностью с помощью ограничений системного уровня. Кроме того, научитесь выполнять верификацию функциональности и производительности сгенерированного устройства с помощью среды проектирования Intel Quartus Prime.
Уровень сложности
Средний
Продолжительность
1 день
По завершении курса сможете
• Реализовывать алгоритмы DSP с помощью DSP Builder для Intel FPGA
• Интегрировать IP ядра и примитивы в проект
• Оценивать компромиссы между архитектурой и производительностью с помощью ограничений системного уровня
• Интегрировать модель DSP Builder в систему Platform Designer
• Верифицировать реализацию и производительность аппаратных средств с помощью среды проектирования Intel • Quartus Prime
Необходимые навыки
• Знакомство с основами и проектированием DSP
• Желательно знакомство со средой проектирования Quartus Prime
• Желательно знакомство с MATLAB и Simulink
• Желательно знакомство с проектированием цифровых модемов
Структура курса
• Введение в DSP Builder:
– Основы DSP Builder
– Среда Matlab&Simulink
• Начало работы с DSP Builder
• Имплементация дизайна в DSP Builder:
– Примитивы
– Симуляция и верификация дизайна
– Упражнение 1: Имплементация простой системы
– Интерфейсы
– IP
• Проектирование в DSP Builder
– Многоканальные и многочастотные системы
– Упражнение 2: Имплементация IP системы
– Поддержка вычислений с плавающей точкой
– Аппаратная передискретизация
– Исследование дизайна
– Интеграция со средой проектирования Intel Quartus
– Упражнение 3: Интеграция с Intel Quartus
– Упражнение 4: Исследование дизайна
По завершении данного курса рекомендуется освоить следующие курсы
Частичная реконфигурация с Intel FPGA