Частичная реконфигурация с Intel FPGA

Записаться на обучение

Описание курса

Одним из достоинств FPGA является возможность изменять функции путем реконфигурирования. Однако, это полностью меняет весь проект FPGA. А, что если нужно переконфигурировать только часть проекта, заменив блоки с определенной функциональностью, в то время как основная часть дизайна осталась бы работоспособной? Материал, изучаемый в данном курсе, позволит узнать, как реализовать частичную реконфигурацию - Partial Reconfiguration (PR) в Intel Arria 10 FPGA или Intel Stratix 10 FPGA. Поймете, как изменять функциональность части устройства таким образом, чтобы остальная часть продолжала работать. Исследуете достоинства и ограничения PR, поймете рекомендации по проектированию, и изучите шаги, которые надо выполнить для использования PR. На практических занятиях подготовите проект для частичной реконфигурации, скомпилируете его и проверите на отладочной плате.

Уровень сложности

Сложный

Продолжительность

1 день

По завершении курса сможете

Понимать маршрут проектирования PR
Подготовить проект для PR
Создать или подключить PR host
Знать о доступных IP, используемых с PR
Сгенерировать необходимые файлы программирования
Отладить проект PR
Понимать ограничения, накладываемые на проект с PR

Необходимые навыки

Прохождение курса «Среда проектирования Intel Quartus Prime: Основы проектирования», либо практические навыки работы со средой проектирования Quartus Prime
Знание языка Verilog или VHDL

Структура курса

Обзор частичной реконфигурации
Разбиение дизайна и задание положения реконфигурируемого блока
Планирование дизайна, рекомендации, требования, ограничения
Упражнение 1. Подготовка дизайна к частичной реконфигурации
Проектирование хоста частичной реконфигурации и имплементация
IP хоста частичной реконфигурации для управления регионами
IP контроллер частичной реконфигурации
Упражнение 2. Интеграция хоста частичной реконфигурации
Имплементация внешнего хоста
Программирование и конфигурация
Маршрут проектирования при частичной реконфигурации
Упражнение 3. Создание и компиляция реконфигурируемых блоков
Упражнение 4. Тестирование дизайна с частичной реконфигурацией

Курсы, которые рекомендуется освоить предварительно

Введение в Verilog
Введение в VHDL
Среда проектирования Intel Quartus Prime: Основы проектирования